芯片開發(fā)一般有芯片硬件設(shè)計和軟件協(xié)同設(shè)計等環(huán)節(jié),其中芯片硬件設(shè)計流程如下: 1.功能設(shè)計階段。設(shè)定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格,以做為將來電路設(shè)計時的依據(jù)。更可進一步規(guī)劃軟件模塊及硬件模塊該如何劃分,哪些功能該整合于SOC內(nèi),哪些功能可以設(shè)計在電路板上。 2.設(shè)計描述和行為級驗證能設(shè)計完成后,可以依據(jù)功能將SOC劃分為若干功能模塊,并決定實現(xiàn)這些功能將要使用的IP核。此階段將接影響了SOC內(nèi)部的架構(gòu)及各模塊間互動的訊號,及未來產(chǎn)品的可靠性。
決定模塊之后,可以用VHDL 或Verilog 等硬件描述語言實現(xiàn)各模塊的設(shè)計。接著,利用VHDL 或Verilog 的電路仿真器,對設(shè)計進行功能驗證(function simulation,或行為驗證 behavioral simulation)。注意,這種功能仿真沒有考慮電路實際的延遲,但無法獲得精確的結(jié)果。
3.邏輯綜合
上一篇:關(guān)于單片機解密的侵入式破解攻擊技術(shù)解析
下一篇Lattice GAL 芯片開發(fā)的一種方法
溫馨提示:
凡在本公司進行電路板克隆業(yè)務(wù)的客戶,必須有合法的PCB設(shè)計版權(quán)來源聲明,以保護原創(chuàng)PCB設(shè)計版權(quán)所有者的合法權(quán)益;
您當前的位置:首頁 > 技術(shù)資源 > 芯片解密
芯片硬件設(shè)計流程
[芯片硬件設(shè)計流程]^相關(guān)文章
- 簡析提高電鍍的Bonding能力的方法
- 關(guān)于PCB表面貼裝方法分類
- 利用元器件的布線原則達到電磁兼容
- PCB制造工藝平行縫焊的工藝參數(shù)
- 關(guān)于焊盤的詳細介紹
- PCB電路板工作原理
- PCB印制電路版設(shè)計流程介紹
- PCB印制電路板設(shè)計散熱問題應(yīng)如何
- 美國德州儀器是2010年模擬IC市場第
- 單電源運算放大器的偏置與去耦電路
- SC9012紅外遙控發(fā)射電路
- PCB電路板測試儀功能及應(yīng)用說明
- 介紹利用8XC196MC波形發(fā)生器控制電
- 行動通訊需求上揚 PCB加碼投資沖刺
- Ibiden上季陷虧 下調(diào)30%年度純益目
- 日本兩大PCB上游材料廠復(fù)工
- PCB曝光工藝中黑片復(fù)制故障解決
- PCB線路板定位信號完整性
- PCB制造撓性板鉆孔工藝淺談
- PCB制板中導(dǎo)線安全距離的確定
- 國產(chǎn)設(shè)備走俏光伏市場 半導(dǎo)體領(lǐng)域
- 沖出惡性競爭重圍 軟板業(yè)東山再
- 泰國PCB“二當家”年底登錄興柜
- PCB材料覆銅板
- PCB噴錫技術(shù)
- PCB線路板必須具備有哪些性能
- 6步教你制作手工網(wǎng)印
- PCB選擇性焊接技術(shù)詳細
- 高精度PCB斷線補修方式的異同效果
- PCB覆銅層壓板問題與解決辦法
- HDI廠爭食蘋果iPhone訂單
- 常用晶體管,3極管資料大全
- PCB外部檢查之焊接部檢查方法