在電子系統(tǒng)設(shè)計中，印制電路板的抗干擾設(shè)計與具體電路有著密切的關(guān)系，為了少走彎路和節(jié)省時間，應(yīng)充分考慮并滿足抗干擾性的要求，避免在設(shè)計完成后再去進行抗干擾的補救措施。這里僅就PCB抗干擾設(shè)計的幾項常用措施做一些說明。

形成干擾的基本要素有干擾源、傳播路徑、敏感器件?？垢蓴_設(shè)計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt.這是抗干擾設(shè)計中最優(yōu) 先考慮和最重要的原則，常常會起到事半功倍的效果。 減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。減小干擾源的 di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實現(xiàn)。高頻干擾噪聲和 有用信號的頻帶不同，可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾 噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別 注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般 的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感 器件上加 蔽罩。提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲 的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。

印制電路板的抗干擾設(shè)計與具體電路也有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計的幾項常用措施做一些說明。

一、布局

首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后．再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進行布局。

在確定特殊元件的位置時要遵守以下原則：

(1)盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠離。

(2)某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時手不易觸及的地方。

(3)重量超過15g的元器件、應(yīng)當用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機的機箱底板上，且應(yīng)考慮散熱問題。熱敏元件應(yīng)遠離發(fā)熱元件。

(4)對于電位器、可調(diào)電感線圈、可變電容器、微動開關(guān)等可調(diào)元件的布局應(yīng)考慮整機的結(jié)構(gòu)要求。若是機內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便于調(diào)節(jié)的地方；若是機外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應(yīng)。

(5)應(yīng)留出印制扳定位孔及固定支架所占用的位置。

根據(jù)電路的功能單元．對電路的全部元器件進行布局時，要符合以下原則：

(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。

(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上．盡量減少和縮短各元器件之間的引線和連接。

(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀．而且裝焊容易．易于批量生產(chǎn)。

(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長寬比為3：2成4：3。電路板面尺寸大于200x150mm時．應(yīng)考慮電路板所受的機械強度。

二、布線

布線的原則如下：
(1)輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。

(2)印制攝導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為1~15mm時．通過2a的電流，溫度不會高于3℃，因此．導(dǎo)線寬度為1.5mm可滿足要求。對于集成電路，尤其是數(shù)字電路，通常選0.02~0.3mm導(dǎo)線寬度。當然，只要允許，還是盡可能用寬線．尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至5~8mm。

(3)印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則．長時間受熱時，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時，最好用柵格狀．這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

3.焊盤

焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑d一般不小于(d+1.2)mm，其中d為引線孔徑。對高密度的數(shù)字電路，焊盤最小直徑可取(d+1.0)mm。

PCB及電路抗干擾措施

印制電路板的抗干擾設(shè)計與具體電路有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計的幾項常用措施做一些說明。

1.電源線設(shè)計

（1）根據(jù)電流大小，盡量調(diào)寬導(dǎo)線布線。

（2）電源線、地線的走向應(yīng)與資料的傳遞方向一致。

（3）在印制板的電源輸入端應(yīng)接上10~100μF的去耦電容。

2．地線設(shè)計

地線設(shè)計的原則是：

(1)數(shù)字地與模擬地分開。

(2)接地線應(yīng)盡量加粗，致少能通過3倍于印制板上的允許電流，一般 2~3mm。

(3)接地線應(yīng)盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。

3.去藕電容配置

PCB設(shè)計的常規(guī)做法之一是在印制板的各個關(guān)鍵部位配置適當?shù)耐伺弘娙荨?br />
(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uf以上的更好。

(2)每個集成電路芯片都應(yīng)布置一個0.01pf的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10pf的但電容。

(3)對抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、RAM，應(yīng)在Vcc和GND間接去耦電容。

(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。

(5)在單片機復(fù)位端“RESET”上配以0.01μF的去耦電容。

4.器件配置：

（1）時鐘發(fā)生器、晶振和CPU的時鐘輸入端應(yīng)盡量靠近且遠離其它低頻器件。

(2) 小電流電路和大電流電路盡量遠離邏輯電路。

(3) 印制板在機箱中的位置和方向，應(yīng)保證發(fā)熱量大的器件處在上方。

此外，還應(yīng)注意以下兩點：

5. 功率線、交流線和信號線分開走線

功率線、交流線盡量布置在和信號線不同的板上，否則應(yīng)和信號線分開走線。

6. 其它原則：

（1）總線加10K左右的上拉電阻，有利于抗干擾。

（2）布線時各條地址線盡量一樣長短，且盡量短。

（3）PCB板兩面的線盡量垂直布置，防相互干擾。

（4）去耦電容的大小一般 C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。
（5）不用的管腳通過上拉電阻（10K左右）接Vcc，或與使用的管腳并接。

（6）發(fā)熱的元器件（如大功率電阻等）應(yīng)避開易受溫度影響的器件（如電解電容等）。

（7）采用全譯碼比線譯碼具有較強的抗干擾性。

三、降低噪聲和電磁干擾的經(jīng)驗。

印刷電路板的抗干擾設(shè)計原則

1. 可用串個電阻的辦法，降低控制電路上下沿跳變速率

2. 盡量讓時鐘信號電路周圍的電勢趨近 0，用地線將時鐘區(qū)圈起來，時鐘線要盡量短。

3. I/O驅(qū)動電路盡量靠近印制板邊。

4. 閑置不用的門電路輸出端不要懸空，閑置不用的運放正輸入端要接地，負輸入端接輸出端

5. 盡量 45°折線而不用90°折線，  布線以減小高頻信號對外的發(fā)射與耦合。

6. 時鐘線垂直 I/O線比平行于I/O線干擾小。

7. 元件的引腳要盡量短

8. 石英晶振下面和對噪聲特別敏感的元件下面不要走線

9. 弱信號電路、低頻電路周圍地線不要形成電流環(huán)路

10. 需要時，線路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。

印制板上的一個過孔大約引起0.6pF的電容；一個集成電路本 2pF~10pF的分布電容；一個線路板上的接插件，有 520μH 的分布電感；一個雙列直插的 24 引腳集成電路插座，引入 4μH~18μH 的分布電感。

上一篇：PCB板焊接缺陷產(chǎn)生的原因及解決
下一篇PCB抄板過程中多層板套合工藝介紹
溫馨提示：
凡在本公司進行電路板克隆業(yè)務(wù)的客戶，必須有合法的PCB設(shè)計版權(quán)來源聲明，以保護原創(chuàng)PCB設(shè)計版權(quán)所有者的合法權(quán)益；