1.原理圖常見錯誤:
(1)ERC報告管腳沒有接入信號: a. 創(chuàng)建封裝時給管腳定義了I/O屬性; b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上; c. 創(chuàng)建元件時pin方向反向,必須非pin name端連線。
(2)元件跑到圖紙界外:沒有在元件庫圖表紙中心創(chuàng)建元件。
(3)創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入PCB:生成netlist時沒有選擇為global。
(4)當(dāng)使用自己創(chuàng)建的多部分組成的元件時,千萬不要使用annotate.
2.PCB中常見錯誤:
(1)網(wǎng)絡(luò)載入時報告NODE沒有找到: a. 原理圖中的元件使用了PCB庫中沒有的封裝; b. 原理圖中的元件使用了PCB庫中名稱不一致的封裝; c. 原理圖中的元件使用了PCB庫中pin number不一致的封裝。如三極管:sch中pinnumber 為e,b,c, 而PCB中為1,2,3。
(2)打印時總是不能打印到一頁紙上: a. 創(chuàng)建PCB庫時沒有在原點; b. 多次移動和旋轉(zhuǎn)了元件,PCB板界外有隱藏的字符。選擇顯示所有隱藏的字符, 縮小PCB, 然后移動字符到邊界內(nèi)。
(3)DRC報告網(wǎng)絡(luò)被分成幾個部分:表示這個網(wǎng)絡(luò)沒有連通,看報告文件,使用選擇CONNECTEDCOPPER查找。另外提醒朋友盡量使用WIN2000, 減少藍屏的機會;多幾次導(dǎo)出文件,做成新的DDB文件,減少文件尺寸和PROTEL僵死的機會。如果作較復(fù)雜得設(shè)計,盡量不要使用自動布線。在PCB設(shè)計中,布線是完成產(chǎn)品設(shè)計的重要步驟,可以說前面的準(zhǔn)備工作都是為它而做的,在整個PCB中,以布線的設(shè)計過程限定最高,技巧最細(xì)、工作量最大。PCB布線有單面布線、 雙面布線及多層布線。布線的方式也有兩種:自動布線及交互式布線,在自動布線之前, 可以用交互式預(yù)先對要求比較嚴(yán)格的線進行布線,輸入端與輸出端的邊線應(yīng)避免相鄰平行, 以免產(chǎn)生反射干擾。必要時應(yīng)加地線隔離,兩相鄰層的布線要互相垂直,平行容易產(chǎn)生寄生耦合。
上一篇:PCB材料覆銅板
下一篇PCB制程干膜貼膜工藝介紹
溫馨提示:
凡在本公司進行電路板克隆業(yè)務(wù)的客戶,必須有合法的PCB設(shè)計版權(quán)來源聲明,以保護原創(chuàng)PCB設(shè)計版權(quán)所有者的合法權(quán)益;