隨著高速PCB設(shè)計(jì)的不斷開發(fā)與應(yīng)用，信號(hào)頻率也越來(lái)越高。這對(duì)于PCB抄板者來(lái)說(shuō)，將面臨更加嚴(yán)峻的EMI挑戰(zhàn)，現(xiàn)今PCB抄板技巧中有不少解決EMI問(wèn)題的方案，例如：EMI抑制涂層、合適的EMI抑制零件和EMI仿真設(shè)計(jì)等。以上的這些都是減少EMI的方法?，F(xiàn)在簡(jiǎn)單講解一下這些技巧。
　　技巧一：共模EMI干擾源（如在電源匯流排形成的瞬態(tài)電壓在去耦路徑的電感兩端形成的電壓降）－　在電源層用低數(shù)值的電感，電感所合成的瞬態(tài)信號(hào)就會(huì)減少，共模EMI從而減少。
　?。p少電源層到IC電源引腳連線的長(zhǎng)度。
　?。∈褂?－6 mil的PCB層間距和FR4介電材料。
　　技巧二：電磁屏蔽
　?。”M量把信號(hào)走線放在同一PCB層，而且要接近電源層或接地層。
　?。‰娫磳右M量靠近接地層
　　技巧三：零件的布局 (布局的不同都會(huì)影響到電路的干擾和抗干擾能力)－　根據(jù)電路中不同的功能進(jìn)行分塊處理(例如解調(diào)電路、高頻放大電路及混頻電路等) ,在這個(gè)過(guò)程中把強(qiáng)和弱的電信號(hào)分開,數(shù)字和模擬信號(hào)電路都要分開。
　　－　各部分電路的濾波網(wǎng)絡(luò)必須就近連接,這樣不僅可以減小輻，這樣可以提高電路的抗干擾能力和減少被干擾的機(jī)會(huì)。
　?。∫资芨蓴_的零件在布局時(shí)應(yīng)盡量避開干擾源，例如數(shù)據(jù)處理板上CPU的干擾等。
　　技巧四：布線的考慮(不合理的布線會(huì)造成信號(hào)線之間的交叉干擾)－　不能有走線貼近PCB板的邊框，以免于制作時(shí)造成斷線。
　?。‰娫淳€要寬,環(huán)路電阻便會(huì)因而減少。
　　－　信號(hào)線盡可能短，并且減少過(guò)孔數(shù)目。
　?。」战堑牟季€不可以用直角方法，應(yīng)以135°角為佳。
　?。?shù)字電路與模擬電路應(yīng)以地線隔離，數(shù)字地線與模擬地線都要分離。
　　最后接電源地減少電磁干擾是PCB板抄板重要的一環(huán)，只要在抄板時(shí)多往這一邊想，自然在產(chǎn)品測(cè)驗(yàn)如EMC測(cè)驗(yàn)中便會(huì)更易合格。

上一篇：PCB抄板密技9步曲
下一篇衡量抄板軟件好壞的三個(gè)步驟
溫馨提示：
凡在本公司進(jìn)行電路板克隆業(yè)務(wù)的客戶，必須有合法的PCB設(shè)計(jì)版權(quán)來(lái)源聲明，以保護(hù)原創(chuàng)PCB設(shè)計(jì)版權(quán)所有者的合法權(quán)益；