在PCB設計中降低噪聲與電磁干擾的幾個竅門:
(1) 能用低速芯片就不用高速的,高速芯片用在關鍵地方。
(2) 可用串一個電阻的辦法,降低控制電路上下沿跳變速率。
(3) 盡量為繼電器等提供某種形式的阻尼。
(4) 使用滿足系統(tǒng)要求的最低頻率時鐘。
(5) 時鐘產(chǎn)生器盡量近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
(6) 用地線將時鐘區(qū)圈起來,時鐘線盡量短。
(7) I/O 驅(qū)動電路盡量近印刷板邊,讓其盡快離開印刷板。對進入印制板的信號要加濾波,從高噪聲區(qū)來的信號
也要加濾波,同時用串終端電阻的辦法,減小信號反射。
(8) MCD 無用端要接高,或接地,或定義成輸出端,集成電路上該接電源地的端都要接,不要懸空。
(9) 閑置不用的門電路輸入端不要懸空,閑置不用的運放正輸入端接地,負輸入端接輸出端。
(10) 印制板盡量,使用45 折線而不用90 折線布線以減小高頻信號對外的發(fā)射與耦合。
(11) 印制板按頻率和電流開關特性分區(qū),噪聲元件與非噪聲元件要距離再遠一些。
(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗,經(jīng)濟是能承受的話用多層板以減小電源,
地的容生電感。
(13) 時鐘、總線、片選信號要遠離I/O 線和接插件。
上一篇:PCB布線的設計技巧介紹
下一篇 影響PCB性能參數(shù)的因素有哪些
溫馨提示:
凡在本公司進行電路板克隆業(yè)務的客戶,必須有合法的PCB設計版權來源聲明,以保護原創(chuàng)PCB設計版權所有者的合法權益;